FPGA化の方針について

　FPGA化するにあたり、大方針をまず決めておきます。

１）PC-6001の回路を出来るだけそのまま実現する。

　　PC-6001の回路図は、昔のI/Oに掲載されていました。1983年4月号のP301〜に、「PC-6001解析＋全回路図」が掲載されています。国会図書館で閲覧が可能かと思います。


　　ちょっと昔、P6エミュレータの存在をまだ知らない頃に、部屋の大掃除をした時に、PC-6001関連の書籍などはほとんど捨ててしまいました（すごく後悔...）。
　　ただ、PC-Techknow6001 は捨てておらず、その本に切り取っていた回路図をはさんでいました。

　　最近、この回路図を発掘したのが、このプロジェクト(?)を始めるきっかけです。


２）回路をFPGA化する際は、出来るだけ推奨されている設計方法にする。
　・内部バス、内部トライステートは使わない。
　・クロックの立ち上がりエッジに同期した回路にする。
　・メインクロック以外にクロックを使用しない。
　・ゲートだけのループ回路（ex.NANDたすきがけのRSラッチ）は使わない。

　　基本的に現在のFPGAやLSIの設計で一般的なものです。上記の項目を守らないと、タイミング検証がまともに出来ません（＝まともに動くかどうかわからない）。


　　PC-6001mkII 以降に関しては....当面は考えないことにします。