PC-6001の回路図の解析(3)

　（回路図が手元にあることを前提に書いています）

・μPD8255、μPD8049周辺（サブ・ブロック右側）

　μPD8255の入力側は、怪しいNANDのRSラッチの出力（実は『μPD8049が割り込みを起こしましたよ』信号）がアクティブでない場合は、通常のアクセス（アドレス=9xHのI/Oへのリードライトアクセス）をする。
　アクティブの場合は、強制的にA1='L'、A0='L'、CSN='L'として、RDNをINTACKNにしている。
これで、Z80が割り込みを認識した時に返してくるM1N='L'とIORQ='L'のパルスを用いて、8255からの読み出しを行っているようである。

　μPD8255の出力側は、ポートBとポートCのbit0がプリンタポートで、後ろのバッファがついているため、出力しか出来ない。
　ポートAは、μPD8049との通信用、ポートCのbit7〜3も、μPD8049である。

　ネットでいろいろ調べると、ポートA、ボートCのbit7〜3は、8255のmode2を使っているらしい。

　ここで図面に間違いを発見。ポートCの3,4,6,7 がμPD8049につながれているようだが、線が３本しか書かれていない。どのポートがどこにつながっているのか？PC3がつながれていないように見えるが、確証は取れず。保留。

　ポートCのbit1は、CRTKILLNで、6847のDMA転送の禁止（正確には、BUSRQNを禁止する）。

　ポートCのbit2は、CGSWNで、キャラクタROMのチップセレクトとなっている。

　ポートCのbit2〜0のアクセスは、8255の「Single Bit/Reset」を使う。アドレス 90H〜93H が8255のI/O空間で、93Hは制御用のアドレスになる。

　そのため、おなじみの(?) OUT &H93,2 は、ポートCのbit1 を 'L'にする（CRTKILLN を 'L'にする）コマンド、OUT &H93,4 は、ポートCのbit2 を 'L'にする（CSGWM を 'L'にする→6000Hからのバンクを変更する）コマンドとなる。


　μPD8049のポート１は出力専門、ポート２は入力専門となっている。入力が２ビット足りなかったのか、セレクタで切り替えて使用している。

　ポート１のbit3-0はBCDデコーダの後、キーマトリックスのＹ方向に出力している。そのキーマトリックスのＸ方向からの入力８本がそのままポート２に入ってくる（セレクタがキーマトリックス側の場合）。

　ポート１のbit4は、入力セレクタの切り替え信号で、'L'の場合、ポート２のbit3にカセットからの入力が、bit1にRS-232CからのRxRDYが入力される。

　ポート１のbit5はカセットへの出力。

　ポート１のbit6はキーマトリックスへの出力（多分、かなキーのLEDの点灯用）。

　ポート１のbit7は、割り込み発生を通知する信号で、怪しいNANDのRSラッチへ出力されている。