PC-6001の回路図の解析(5)

　（回路図が手元にあることを前提に書いています）

・CPU、DRAM、BASICROM関連（メイン・ブロック右半分）

　右下のμPD2364×2は、BASICROMで、その右のLS138は、アドレスデコーダ。このデコーダで、0000H〜、2000H〜、4000H〜、6000H〜のイネーブル信号を生成している。

　その上のμPD4116×８は、DRAMで、その下の157は、row／column のアドレスの切り替え用のセレクタである。

　μPD780の下、μPD4116の左上のLS367は、DRAMの出力イネーブル用のトライステートバッファである。

　その右のLS75で、MREQNでアドレスA15、A14をラッチしている。

　ここまではいいとして、その上のLS74とゲートの山がすごくわかりにくい。しかも回路に一部間違いがある。

　回路の間違いは、図面の右側中央のVRASN（図面上は、V.RASの上にバー）、のすぐ左のLS04の入力信号を、ドライブする素子がない。追っていくと、全部入力にしかつながっていない。

　結論からいうと、この信号は、VRAMSW2から接続されるべきで、十字交点のドットが抜けているようである。

　LS74の内、下の２つで、μPD780がDRAMにアクセスするためのCAS、RASの元を生成している。それをA15、A14のラッチした値で、どのDRAMに対して、RAS、CASを生成するかを決めている。

　μPD4116×８の右横に書かれているRASN（図面上は、RASの上にバー）の信号が、内蔵DRAM（C000H〜FFFFH)へのRAS信号、外部に出力しているRASNが、PC-6006上のDRAM（8000H〜BFFFH)のRAS信号である。CASは共通である。

　CAS、RASは、μPD780からのアクセス以外に、6847からのアクセスのための信号があるが、単純にL有意のORを取っているだけである。これは、同時に発生することがないためである。

　DRAMの出力イネーブルも、DRAMごと（8000H〜BFFFH、C000H〜FFFFH）に生成されており、μPD780からの読み出し要求に対する出力イネーブルがごちゃごちゃしたゲートの中で実現されている。ちなみにPC-6006上のDRAMに対する出力イネーブルは、外部に出力しているVRDN（図面上は、V.RDの上にバー）である。

　出力イネーブルも、CAS、RASと同様に6847からの信号と単純にORされている。