ゆみたろさんにもコメントをもらっていましたが、原因はVDG周辺の回路ではなくVDG本体でした。
これは、MC6847 のブロック図の一部です（MC6847のマニュアルより。１６ページ）
A/G、GM2-0 にはFFが入っておらず、それ以外の信号にはFFが入っています。
この信号は、アトリビュートを読み出した結果がそのまま入力されるため、A/G、GM2-0 と他の信号は１クロックずれて変化する事になります。
これにより、アトリビュートが１つずれているようです。
CSSには FFが３つ入っていますが、これで他の信号（A/S、INT/EXT、INV）と段数が合っているようです。
この結果、アトリビュートのアドレスがずれてしまうのは、GM2-0 のみです。
（A/G は、実際には混在して使う事が出来ないので、考慮しなくてもいいでしょう）
mk2以降は、このずれを回路に入れていないようなので、アトリビュートがずれずに表示されます。
「仕様」ということなんでしょうね(~-~;
NECはこの仕様を把握していなかった？
それともモード混在はサポート外だから割り切った？
少なくとも私は把握してませんでした(汗)
回路図読み間違えてたかも(大汗)
ただし、このブロック図ではFFが入っているんですが、タイミングチャートの方は同じタイミングで取り込むようになっています。間違いでしょうけど。
VDGの周辺回路はこのFFは意図していないので、NECは知らなかったんでしょう。
モード１と２の混在は意識していたんでしょうけど、モード３と４の混在は元々想定外だと思います。