2013年05月15日

動画再生(12)

  動画再生カートリッジつくろうブログ。


  せっかくなので、DE0nano だけではなくて、DE0 でも動くようにしているんですが...
  何だかよく分からない所で引っ掛かってます。

  基本的な機能は余り変わらないので、端子名などを変更するような VHDL のトップ階層を作って、上からかぶせるという手法を取っています。

  差分だけをその階層が吸収するので、バグの発生などが少なくなるはずです。


  ...なんですが、不可解な動作に悩まされています。

  クロック系で50MHzを分周して、2Hz を生成している箇所があるんですが、この挙動がヘン。
  DE0単体ではちゃんと動くんですが、P6 と接続すると、2Hz がベタLになってしまう(50MHz クロックは止まらない)。


  DE0nano ではちゃんと動作しているので、分周回路自体は問題がないはずで、どうも他の問題のようです。
  例えば、間違って出力同士を繋いでいるとか、入力がオープンだとか、電源周りとか...


  ただ、その原因が見つからないんですよねぇ...


posted by えすび at 23:45| Comment(0) | HW:動画再生 | このブログの読者になる | 更新情報をチェックする
この記事へのコメント
コメントを書く
お名前: [必須入力]

メールアドレス:

ホームページアドレス:

コメント: [必須入力]

認証コード: [必須入力]


※画像の中の文字を半角で入力してください。